Please use this identifier to cite or link to this item: https://elib.belstu.by/handle/123456789/28903
Full metadata record
DC FieldValueLanguage
dc.contributor.authorУрбанович, Павел Павловичru
dc.contributor.authorРоманенко, Дмитрий Михайловичru
dc.date.accessioned2019-04-19T12:07:12Z-
dc.date.available2019-04-19T12:07:12Z-
dc.date.issued2002-
dc.identifier.citationПат. 4563 Республика Беларусь, МПК7 G 11C 29/00, G 11C 11/00. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО / Урбанович П. П., Романенко Д. М.; заявитель и патентообладатель Белорусский государственный технологический университет. - № a 19981062; заявл. 1998.11.24; опубл. 2002.06.30-
dc.identifier.urihttps://elib.belstu.by/handle/123456789/28903-
dc.description.abstractЗапоминающее устройство, содержащее матрицу блоков памяти с соответственно объединенными первыми, вторыми, третьими и четвертыми входами, которые являются соответственно первыми адресными, первыми, вторыми и третьими управляющими входами устройства, причем каждый блок памяти состоит из кристалла памяти, программируемого ключа, программируемого блока адреса кристалла и блока ввода-вывода информации, при этом первые адресные входы кристаллов памяти соединены с первыми адресными входами устройства, управляющие входы кристаллов памяти - с первыми управляющими входами устройства, первые входы программируемых блоков адреса кристалла соединены со вторыми управляющими входами устройства, а выходы программируемых блоков адреса кристалла соединены с управляющими входами соответствующих блоков ввода-вывода информации, одни шины которых объединены и являются информационными шинами устройства, а другие шины блоков ввода-вывода информации соединены с информационными шинами соответствующих кристаллов памяти, шины питания которых через программируемый ключ подключены к соответствующим третьим управляющим входам устройства, другие адресные входы кристаллов памяти объединены соответственно и являются первой группой адресных входов матрицы блоков памяти, а другие входы программируемых блоков адреса кристалла, объединенные соответственно, являются второй группой адресных входов матрицы блоков памяти, устройство содержит также вторые адресные и четвертые управляющие входы, отличающееся тем, что включает блок внешней памяти, первая и вторая группы выходов которого соединены соответственно с первой группой и второй группой адресных входов матрицы блоков памяти, а адресные и управляющие входы блока внешней памяти связаны соответственно со вторыми адресными и четвертыми управляющими входами устройства.ru
dc.format.mimetypeapplication/pdfen
dc.language.isoruen
dc.publisherБГТУru
dc.subjectзапоминающие устройстваru
dc.subjectпатентru
dc.titleЗапоминающее устройствоru
dc.typePatenten
Appears in Collections:Патенты

Files in This Item:
File Description SizeFormat 
патент РБ 4563.pdf181.21 kBAdobe PDFView/Open



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.