Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
https://elib.belstu.by/handle/123456789/28960
Полная запись метаданных
Поле DC | Значение | Язык |
---|---|---|
dc.contributor.author | Лосев, В. В. | ru |
dc.contributor.author | Конопелько, В. К. | ru |
dc.contributor.author | Урбанович, Павел Павлович | ru |
dc.contributor.author | Верниковский, Е. А. | ru |
dc.date.accessioned | 2019-04-24T07:26:50Z | - |
dc.date.available | 2019-04-24T07:26:50Z | - |
dc.date.issued | 1983 | - |
dc.identifier.citation | Запоминающее устройство. Авт. свид. СССР N1010654, кл. G11C29/00 / В. В Лосев, В. К. Конопелько, П. П. Урбанович, Е. А. Верниковский. - 1983. - БИ 13. | - |
dc.identifier.uri | https://elib.belstu.by/handle/123456789/28960 | - |
dc.description.abstract | ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, числовые шины которого соединены с выходами дешифратора адреса строк, входы которого подключены к выходам регистра адреса строк, входы которого соединены с одними из выходов коммутатора, другие выходы которого соединены с входами регистра адреса столбцов, выходы которого подключены к входам дешифратора адреса столбцов, выходы которого соединены с входами элементов ИЛИ, первыми входами элементов И и управляющими входами блока считывания, выход которого соединен с первым входом первого сумматора по модулю два, второй вход которого подключен к выходу первого блока коррекции, одни иэ входов которого соединены с выходами элементов ИЛИ и одними из входов второго блока коррекции, другие входы которого подключены соответственно к выходу первого сумматора по модулю два, к вторым, к третьим и к четвертым входам элементов И, выходы которых соединены с одними из разрядных шин накопителя, выходы второго блока коррекции подключены к другим разрядным шинам накопителя, выходы которого соединены с информационными входами блока считывания и входами блока контроля, вторые, третьи и четвертые входы элементов И являются соот- с ветственно входом разрешения записи, S входом записи и управляющим входом устройства, а выход первого сумматора по модулю два является выходом, устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены группа триггеров и первый триггер, ‘ выход которого соединен с управляющими входами триггеров группы, информационные входы которых подключены к выходам блока контроля, а выходы — к другим входам первого блока коррекции, управляющий и установочные входы триггера соединены соответственно с вторыми и с четвертыми входами элементов И. | ru |
dc.format.mimetype | application/pdf | en |
dc.language.iso | ru | en |
dc.publisher | БГТУ | ru |
dc.subject | запоминающие устройства | ru |
dc.subject | авторские свидетельства | ru |
dc.title | Запоминающее устройство | ru |
dc.type | Patent | en |
Располагается в коллекциях: | Патенты |
Файлы этого ресурса:
Файл | Описание | Размер | Формат | |
---|---|---|---|---|
1010654.pdf | 353.11 kB | Adobe PDF | Просмотреть/Открыть |
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.