Запоминающее устройство

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее дешифратор адреса слоса разряда, а другие входы объединены с входами регистра адреса разряда н являются одними из адресных входов устройства, информационными входами которого являются одни из входов формирователя управляющих сигналов, другие входы которого' и управляющие входы выходного блока являются одними из управляющих входов устройства, другими управляющими входами которого являются управляющие входы матрицы программируемых элементов памяти, выходом устройства является выход выходного блока, отличающееся тем, что. с целью повышения быстродействия устройства, в него введены источник опорного напряжения 1 ва, выходы которого соединены с числовыми шинами матрицы основных и резервных элементов памяти, разрядные шины которой подключены к одним из входов основных две группы формирователей сигналов, причем входы одних из формирователей сигналов подключены к выходам дешифратора адрезервных усилителей соответственно, одни из управляющих входов которых соединены с выходом формирователя управляющих сигналов, а выходы подключены к вхореса разряда, а выходы — к другим управляющим входам основных усилителей, входы других формирователей сигналов соединены- с выходами матрицы программируедам выходного блока, матрицу программимых элементов памяти, а выходы — с друруемых элементов памяти, одни из входов которой соединены с выходами регистра адреса разряда и входами дешифратора адрегими управляющими входами резервных усилителей, выходы источника опорного напряжения подключены к другим входам основных и резервных усилителей