Please use this identifier to cite or link to this item:
https://elib.belstu.by/handle/123456789/28902
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Урбанович, Павел Павлович | ru |
dc.contributor.author | Пацей, Наталья Владимировна | ru |
dc.contributor.author | Шиман, Дмитрий Васильевич | ru |
dc.contributor.author | Романенко, Дмитрий Михайлович | ru |
dc.date.accessioned | 2019-04-19T12:04:28Z | - |
dc.date.available | 2019-04-19T12:04:28Z | - |
dc.date.issued | 2008 | - |
dc.identifier.citation | Пат. 11406 Республика Беларусь, МПК G 11C 11/00, H 03M 13/00. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО / Урбанович П. П., Пацей Н. В., Шиман Д. В., Романенко Д. М.; заявитель и патентообладатель Белорусский государственный технологический университет. - № a 20070664; заявл. 2007.05.31; опубл. 2008.12.30. | - |
dc.identifier.uri | https://elib.belstu.by/handle/123456789/28902 | - |
dc.description.abstract | Запоминающее устройство, содержащее блок памяти из n + 1 кристаллов памяти, первые входы которых объединены и являются первыми управляющими входами устройства, информационные входы устройства соединены с информационными входами n кристаллов памяти, адресные входы устройства соединены со входами дешифратора адреса, первые выходы которого соединены с первыми входами программируемых блоков адреса кристаллов памяти с первого по (n + 1)-й, вторые входы которых объединены и являются вторыми управляющими входами устройства, выходы программируемых блоков адреса кристаллов памяти соединены с соответствующими первыми адресными входами кристаллов памяти, вторые адресные входы которых соединены со вторыми выходами дешифратора адреса, выходы кристаллов памяти с первого по n-й соединены со входами первых блоков вычисления горизонтального и вертикального паритетов и с первыми входами блока коррекции ошибок, выход которого является информационным выходом устройства, выходы первых блоков вычисления горизонтального и вертикального паритетов соединены соответственно с первыми входами первых и вторых сумматоров, выходы которых соединены с первыми и вторыми входами мажоритарного блока, выходы которого соединены со вторыми входами блока коррекции ошибок, вторые входы первых и вторых сумматоров соединены соответственно с первой и второй группами выходов (n + 1)-го кристалла памяти, первая и вторая группы информационных входов которого соединены соответственно с выходами вторых блоков вычисления горизонтального и вертикального паритетов, входы которых соединены с информационными входами устройства, отличающееся тем, что содержит первые и вторые блоки вычисления первых, вторых диагональных паритетов и контрольной суммы, третьи, четвертые, пятые сумматоры, выходы которых соединены с третьими, четвертыми и пятыми входами мажоритарного блока, первые входы третьих, четвертых и пятых сумматоров соединены с третьей, четвертой и пятой группой выходов (n + 1)-го кристалла памяти, а вторые входы третьих, четвертых и пятых сумматоров подключены к выходам первых блоков вычисления первых, вторых диагональных паритетов и контрольной суммы, входами соединенных с выходами кристаллов памяти с первого по n-й, входы вторых блоков вычисления первых, вторых диагональных паритетов и контрольной суммы связаны с информационными входами устройства, выходы вторых блоков вычисления первых, вторых диагональных паритетов и контрольной суммы соединены с третьей, четвертой и пятой группой информационных входов (n + 1)-го кристалла памяти. | ru |
dc.format.mimetype | application/pdf | en |
dc.language.iso | ru | en |
dc.publisher | БГТУ | ru |
dc.subject | запоминающие устройства | ru |
dc.subject | патент | ru |
dc.title | Запоминающее устройство | ru |
dc.type | Patent | en |
Appears in Collections: | Патенты |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
патент РБ 11406.pdf | 191.54 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.